热点:

    台积电5nm开始风险生产 比7nm密度高1.7倍

      [  中关村在线 原创  ]   作者:李泽卿   |  责编:席龙飞

    中关村在线消息:据外媒报道,台积电宣布他们已经完成了5纳米工艺的基础设施设计,进一步晶体管密度和性能。台积电的5纳米工艺将再次采用EUV技术,从而提高产量和性能。

    台积电5nm开始风险生产 比7nm密度高1.7倍
    台积电5nm开始风险生产 比7nm密度高1.7倍

    根据台积电的说法,5纳米工艺比其7纳米工艺提升很大,以Arm Cortex-A72内核为例,工艺改进使得逻辑密度提高1.8倍,时钟速度增加15%,SRAM和模拟电路面积减少,这意味着每个晶圆的芯片数量更多。该工艺适用于移动,互联网和高性能计算应用程序。台积电还为硅设计流程方案提供在线工具,这些方案针对5 nm工艺进行了优化。据报道,台积电现已开始风险生产。

    本文属于原创文章,如若转载,请注明来源:台积电5nm开始风险生产 比7nm密度高1.7倍http://mobile.zol.com.cn/713/7135964.html

    mobile.zol.com.cn true http://mobile.zol.com.cn/713/7135964.html report 526 中关村在线消息:据外媒报道,台积电宣布他们已经完成了5纳米工艺的基础设施设计,进一步晶体管密度和性能。台积电的5纳米工艺将再次采用EUV技术,从而提高产量和性能。台积电5nm开始风险生产 比7nm密度高1.7倍根据台积电的说法,5纳米工艺比其7纳米工艺提升很大,以Arm...
    • 猜你喜欢
    • 最新
    • 相关
    推荐经销商
    投诉欺诈商家: 010-83417888-9185
    • 北京
    • 上海
    • 热门手机
    • 新品上市
    推荐问答
    提问
    0

    下载ZOL APP
    秒看最新热品